上期话题
你们习惯了阻抗有问题就找板厂了吧？
（戳标题，即可查看上期文章回顾）
问
答
在PCB设计上有哪些点会影响到表层走线的阻抗？
谢谢各位网友的回答，也看到了很多网友的一些疑问，高速先生在这里发表下我们的意见：
首先对本期的问题做一个回答：影响表层走线的因素其实会比内层更复杂，主要包括如下的因素：
1，线宽线距的加工因素，例如加工的蚀刻误差会导致加工出来的阻抗与计算时的阻抗偏差；
2，绿油的因素，绿油的介电常数与板材本身的差异会导致走线阻抗的变化，尤其是两者差得越远的时候，阻抗差异越大；
3，包地的影响，包地的均匀性或者是加工因素有可能会影响包地的间距，从而影响走线的阻抗；
4，半固化片PP（或者core）本身的来料误差，它们的出厂时的厚度也是有误差的，这肯定也会影响到走线的阻抗了；
5，还有就是像本例子一样，相邻层地或者同层其他信号线的影响了。
另外本期有一半的网友都问到本例子中药怎么处理才是正确的方式，高速先生在这里也稍微回答一下哈：
我们知道，走线与参考层之间会存在电磁场，只有有电磁场环绕的空间，都会影响到阻抗的变化，那么如果按照本例子中参考L3层和同层的包地之后能保证50欧姆阻抗的话，最好的方法就是把L2层全部去掉；
如果高端玩家总想在L2层保留点地的话（这样串扰的确会有好处），也能保证L2层的地是走线电磁场基本不能去到的地方，我们通常用3H的原则去评价电磁场的范围，也就会3H之外的地方基本上没有太多的影响，因此L2层实在想铺地的话，也要遵循这个原则，不要铺到与L1层相同，可以内缩相应的距离也是OK的哈。
（以下内容选自部分网友答题）
表层的走线阻抗控制较难做一点，对于表层走线，绿油的影响、表层线电镀之后的厚度把握影响，表层走线所盖焊油的种类和厚度、距同层相邻走线、铺铜的距离等因素。此外，表层局部覆铜会造成电路板的铜箔不均匀平衡，且如果覆铜距离走线过近，走线的阻抗又会受铜皮的影响。同时，双方要有良好充分的沟通，厂家要进行仿真计算，前提是仿真模型与实际走线的一致性，否则就出现了文中这种情况。
杆评分：3分
表层阻抗考虑较多1.电镀的厚度和电镀材料导致的趋肤阻抗增加以及邻近效应的抵消。2.绿油的DK影响。3.表面平整度要求对阻抗控制的影响。4.周围GND包裹距离的影响。5.铜皮粗糙度的影响。
博少评分：3分
表层走线上的盖油，丝印会影响阻抗，所以高速信号一般丝印字符也不会放上去……还有电镀厚度的控制，包地铜皮到走线的距离。。表面处理工艺也对阻抗有影响。。走线到参考层面的距离，隔层参考时，相邻层挖空的宽度也是会影响阻抗，最好挖大一些
Trunktren评分：3分
表层走线阻抗管控与以下6类因素有关：1.PCB介质层厚度；2.差分线距；3.参考层分割率。4.介电常数；5.导线线宽；6.导线铜厚。其中项成正比，项成反比。第1类有：叠层压合后的介质厚度，隔层参考。第2类有：差分线P和N的间距，差分或单端信号线到保护包地的距离。第3类有：信号线跨分割，网状参考地层。第4类有：绝缘层介电常数，表层绿油介电常数，绿油厚度。第5类有：导线线宽，PCB生产时腐蚀参数的变化。第6类有：信号层铜厚，电镀层厚度。
山水江南评分：3分
表层包地距离，表层参考地距离，板材介电常数，线宽线距，绿油
两处闲愁评分：3分
影响PCB阻抗一致性最主要的因素是不同位置介厚均匀性，尽量减小不同位置的介厚差异和镀铜厚度差异，其次则是线宽均匀性；建议在不影响电气性能的基础上合理铺设阻流点和电镀分流点；此外，PCB设计师要注意半固化片含胶量越低，层压后介厚均匀性越好，板边流胶量大会导致介厚偏小、介电常数偏大，从而造成近板边线路的阻抗值小于拼板中间区域；对于外层线路，铜厚差异对阻抗的影响在2ohm内，但铜厚差异引起的蚀刻线宽差异对阻抗一致性的影响较大，需提升外层镀铜均匀性能力。另外表面处理工艺、油墨的介电常数、铜箔厚度、表层是否包地、层叠是否恰当，尽量不要跨分割等等都会影响阻抗。
龍鳳呈祥评分：3分
题目说影响表层的阻抗，那我只说表层的好了：线宽、线距、参考平面、介电常数这些都太普通，我说点特别的。1.表层有绿油，而内层没有。这会稍微影响阻抗。2.表层需要电镀，而电镀是增加铜厚的，误差还挺大的的，内层只有腐蚀，只会减少铜厚，误差较小。3.表层的磁场环境较为复杂，影响阻抗因素多，内层磁场环境较为简单，影响阻抗因素较少
欧阳评分：3分
1、线宽，2、铜箔厚度，3、镀铜厚度，4、是否覆盖绿油，5、介电常数，6、到参考层的距离，7、与左右走线（铺铜）的距离
涌评分：3分
影响表层走线阻抗的因素有走线宽度，铜箔厚度，表层的油墨的介电常数，相邻层的介质厚度介电常数，表层的表面处理工艺等
Alan评分：3分
阻抗值与线宽，介电常数，阻焊厚度成反比，与介质厚度成正比。当阻抗线包地设计时，线宽到铜皮的距离如果大于介质厚度，阻抗值将失真。
齐书权评分：3分
阻抗参考层是需要写在设计文件里的，这是设计方的基本要求。板厂在确认阻抗的时候，也要确保参考层有没有被挖开的情况，如果有，一定要做工程确认，这是板厂做工程设计的基本要求。
蒯靓(Sonic)评分：2分
1,绿油厚度2,电镀厚度3,铜箔厚度4,与次外层参考平面的间距和介电常数5,同在表层的走线或铜皮等
Ben评分：3分
基铜厚度；表层到参考层PP厚度；表层铜层地铜皮与走线间距；参考层地是否跨分割；打过孔换层；换层处是否有地孔回流等
晴天评分：2分
精彩！所以实际上是该客户自己计算阻抗有问题，应该把L2层做为参考地，理论上算出的值就是44ohm左右，和加工出来的能吻合。
c_y评分：2分
对表层的线阻抗影响可能会有下面几个:1.介质材料的选择，2.表层走线有没有绿油覆盖,3.参考回流层L2层离表层的间距，4.表层的线宽和plati.g铜厚,5.表层有没有包Gndshield等等。
Richard评分：3分
如何看积分排行榜：
在主页输入关键词：积分
高速先生精选★★★★★
回复数字获取往期文章。（向上滑阅览）
回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
回复17→cadence等长处理规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈AllegroPcbDesign小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列